首页> 外文OA文献 >Graphical modelling of pinched hysteresis loops of memristors
【2h】

Graphical modelling of pinched hysteresis loops of memristors

机译:忆阻器的压缩磁滞回线的图形建模

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。
获取外文期刊封面目录资料

摘要

In this study, a graphical modelling approach of the pinched hysteresis loops exhibited by memristors is presented. This method provides a tool to emulate the hysteresis loop pinched at the origin, with the lobe area varying with the excitation frequency. The direction of the pinched hysteresis loop can be controlled. This graphical modelling method provides an alternative to describe the behaviour of memristors without deriving the coupled non-linear differential equations typically required for physical memristors. The method has been successfully applied to model the Hewlett–Packard memristor device.
机译:在这项研究中,提出了忆阻器表现出的收缩磁滞回线的图形化建模方法。此方法提供了一种工具,可模拟捏在原点处的磁滞回线,波瓣面积随激励频率而变化。捏滞回线的方向可以控制。这种图形化建模方法提供了一种替代方法来描述忆阻器的行为,而无需导出物理忆阻器通常需要的耦合非线性微分方程。该方法已成功应用于Hewlett-Packard忆阻器器件的建模。

著录项

  • 作者

    Hui, SYR; Wang, X;

  • 作者单位
  • 年度 2016
  • 总页数
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类

相似文献

  • 外文文献
  • 中文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号